LDPC ECC eMMC 5.1 64 Go 128 Go 256 Go mémoire flash intégrée pour les systèmes à forte intensité de données
Résumé du produit
Détails du produit
LDPC ECC eMMC 5.1
,Correction d' erreur Flash intégré
,Puce électronique de 64 Go 128 Go 256 Go
Description du produit
Cette mémoire flash PG eMMC 5.1 intégrée intègre à l'intérieur du contrôleur un moteur de correction d'erreur basé sur la vérification de parité à basse densité (LDPC).fournissant la résistance de correction requise par le 3D TLC NAND aux nœuds de processus avancésAu fur et à mesure que les cellules NAND se rétrécissent et stockent plus de bits par cellule, les taux d'erreur de bits bruts augmentent, et seul un puissant schéma ECC peut maintenir les données stockées fiables pendant toute la durée de vie du lecteur.Le moteur LDPC surveille continuellement les opérations de lecture et d'écriture, détecte les cellules marginales et corrige les erreurs avant qu'elles ne puissent affecter le système hôte.
Offert en 64 Go, 128 Go et 256 Go de densité, cette mémoire eMMC 5.1 est conçue pour les systèmes à forte intensité de données tels que les serveurs périphériques, les appareils réseau,PC industriels et instruments médicaux qui écrivent et réécrivent des données 24 heures sur 24L'interface JEDEC eMMC 5.1 avec mode HS400 simplifie l'intégration des hôtes, tandis que le moteur LDPC fonctionne de manière invisible en arrière-plan pour protéger les fichiers, les journaux et les images du système d'exploitation.
En éloignant la gestion flash complexe du processeur hôte, le contrôleur embarqué avec LDPC ECC réduit également les frais généraux et la consommation d'énergie du processeur.Le résultat est un composant de stockage qui combine une grande capacité, une correction d'erreur forte et des performances prévisibles pour les conceptions intégrées qui ne peuvent pas se permettre une corruption silencieuse des données.
| Modèle | Capacité | Normes de protocole | NAND | Le paquet | Les dimensions | Température de fonctionnement | Température de stockage |
|---|---|---|---|---|---|---|---|
| G2864GTLCB | 64 Go | EMMC 5. Je vous en prie.1 | 3D TLC | Le nombre d'équipements | 11.5*13 mm | -25°C à 85°C | -40°C à 105°C |
| G28128TLCB | 128 Go | EMMC 5. Je vous en prie.1 | 3D TLC | Le nombre d'équipements | 11.5*13 mm | -25°C à 85°C | -40°C à 105°C |
| G28256TLCB | 256 Go | EMMC 5. Je vous en prie.1 | 3D TLC | Le nombre d'équipements | 11.5*13 mm | -25°C à 85°C | -40°C à 105°C |
| Le nombre total d'émissions de CO2 est estimé à | 19 Go | EMMC 5. Je vous en prie.1 | Le pSLC | Le nombre d'équipements | 11.5*13 mm | -25°C à 85°C | -40°C à 105°C |
| G2508GTLCB | 8 Go | EMMC 5. Je vous en prie.1 | 3D TLC | Le nombre d'équipements | 11.5*13 mm | -0°C à 70°C | -45°C à 85°C |
| G2516GTLCB | 16 Go | EMMC 5. Je vous en prie.1 | 3D TLC | Le nombre d'équipements | 11.5*13 mm | -0°C à 70°C | -45°C à 85°C |
| G2532GTLCB | 32 Go | EMMC 5. Je vous en prie.1 | 3D TLC | Le nombre d'équipements | 11.5*13 mm | -0°C à 70°C | -45°C à 85°C |
| G2564GTLCB | 64 Go | EMMC 5. Je vous en prie.1 | 3D TLC | Le nombre d'équipements | 11.5*13 mm | -0°C à 70°C | -45°C à 85°C |
| Le nombre total d'émissions de dioxyde de carbone | 4 Go | EMMC 5. Je vous en prie.1 | Le pSLC | Le nombre d'équipements | 11.5*13 mm | -25°C à 85°C | -40°C à 85°C |
| Le nombre total d'émissions de dioxyde de carbone | 8 Go | EMMC 5. Je vous en prie.1 | Le pSLC | Le nombre d'équipements | 11.5*13 mm | -25°C à 85°C | -40°C à 85°C |
| Le nombre total d'émissions de CO2 | 16 Go | EMMC 5. Je vous en prie.1 | Le pSLC | Le nombre d'équipements | 11.5*13 mm | -25°C à 85°C | -40°C à 85°C |
| Interface | EMMC 5. Je vous en prie.1, HS400 jusqu'à 400 MB/s |
| Capacité | 64 Go / 128 Go / 256 Go |
| Flash NAND | 3D TLC NAND |
| Le CCE | Moteur ECC basé sur le LDPC |
| Lecture séquentielle | Jusqu'à 330 MB/s |
| Écrire séquentiellement | Jusqu'à 240 MB/s |
| Température de fonctionnement | -25°C à +85°C |
| Le paquet | BGA153, 11,5 x 13 x 1,0 mm |
| Voltage | Le débit d'électricité doit être supérieur ou égal à: |
- Le moteur LDPC ECC corrige les erreurs de bits que le BCH ECC standard ne peut pas gérer à des densités 3D TLC
- Convient pour les charges de travail à forte intensité de données 24 heures sur 24, 7 jours sur 7 dans les équipements d'informatique périphérique et de réseautage
- La gestion du flash embarqué réduit la charge du processeur hôte et la consommation d'énergie du système
- Le nivellement de l'usure et la mauvaise gestion des blocs prolongent la durée de vie sous de lourdes formes d'écriture
- Conformité complète à la JEDEC eMMC 5.1 pour une compatibilité directe avec les conceptions existantes
- Fabrique testée avec cycle de température pour garantir la conservation à long terme des données
Dans les déploiements du monde réel, un eMMC 5.1 avec LDPC ECC continue à fonctionner correctement longtemps après que les schémas ECC plus faibles aient commencé à signaler des erreurs.qui évalue la fiabilité de chaque cellule et applique une correction à plusieurs passages si nécessairePour les NAND 3D TLC avec un taux d'erreur de bits brut élevé, cette marge ECC LDPC est ce qui sépare le stockage intégré fiable de la perte de données silencieuse.
L'avantage est visible dans les systèmes à forte intensité de données qui fonctionnent pendant des années: les bases de données restent cohérentes, les mises à jour du micrologiciel ne sont jamais corrompues et les journaux d'événements restent lisibles.Parce que le moteur LDPC ECC fonctionne à l'intérieur du contrôleurPour les concepteurs qui ne peuvent pas se permettre des pannes de champ, le LDPC ECC eMMC 5.1 est le choix d'ingénierie qui protège à la fois les données et la réputation.
